半导体装置的制作方法

在半导体装置中，优选消除在多个半导体芯片中分别流通的电流的不均衡。

在本发明的第1方式中，提供一种半导体装置，具备：半导体芯片；第1电流输入输出部，其与半导体芯片电连接；第2电流输入输出部，其与半导体芯片电连接；3个以上的导通部，其在第1电流输入输出部与第2电流输入输出部之间设置有半导体芯片；以及电流路径部，其具有与3个以上的导通部分别导通的电流路径，电流路径部包含多个狭缝。

导通部可以为半导体芯片。

半导体装置还可以具备设置有半导体芯片的绝缘基板。电流路径部可以为设置于绝缘基板上的导电性图案。

半导体装置还可以具备与半导体芯片电连接的引线框。电流路径部可以为引线框。

半导体装置还可以具备设置有半导体芯片的绝缘基板。导通部可以为绝缘基板。

半导体装置还可以具备用于将半导体芯片与外部端子电连接的端子排。

电流路径部可以为端子排。

第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。3个以上的导通部可以具有依次配置的第1导通部、第2导通部和第3导通部。多个狭缝可以具有第1狭缝和第2狭缝。第1狭缝的端部可以设置于电流输出部与第1导通部之间。第2狭缝的端部可以设置于第1导通部与第2导通部之间。

3个以上的导通部可以具有第1导通部、第2导通部和第3导通部。多个狭缝可以具有第1狭缝和第2狭缝。第1狭缝的端部可以设置于第1导通部与第2导通部之间。第2狭缝的端部可以设置于第2导通部与第3导通部之间。

多个狭缝可以包含l型的狭缝和f型的狭缝。

多个狭缝可以包含l型的狭缝和i型的狭缝。

第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。多个狭缝可以设置于比导通部靠近电流输入部侧的位置。

第1电流输入输出部可以为电流输入部。第2电流输入输出部可以为电流输出部。多个狭缝可以设置于比导通部靠近电流输出部侧的位置。

多个狭缝可以由图案形成。

半导体装置可以在多个狭缝具备绝缘性的振动吸收部件。

3个以上的导通部可以均具备：第1晶体管，其集电极端子与p端子连接；第2晶体管，其发射极端子与n端子连接，且与第1晶体管串联连接；第3晶体管和第4晶体管，其构成双向开关。第1晶体管的发射极端子与第2晶体管的集电极端子的连接点可以连接于u端子。双向开关的一端可以与连接点连接，另一端可以与m端子连接。

3个以上的导通部可以均具备：第1晶体管，其集电极端子与p端子连接；第2晶体管，其发射极端子与n端子连接；第3晶体管，其与第1晶体管串联连接；第4晶体管，其与第3晶体管和第2晶体管串联连接；以及2个二极管，其串联地设置于第3晶体管的集电极端子与第4晶体管的发射极端子之间。第3晶体管的发射极端子与第4晶体管的集电极端子的连接点可以连接于u端子。2个二极管之间的连接点可以连接于m端子。

第1电流输入输出部和第2电流输入输出部中的一个可以设置于比具有3个以上的导通部的区域的中央靠近半导体装置的中心侧的位置。多个狭缝可以设置于半导体装置的中心侧的电流路径部。

半导体装置可以具备：第1区域，其具有电流路径；第2区域，其在第1方向上与第1区域并列地配置，具有在第1方向上并联配置的3个以上的导通部；第3区域，其在与第1方向垂直的第2方向上与第1区域并列地配置，且具有与第1区域电连接的电流路径；以及第4区域，其在第2方向上与第2区域并列地配置，且在第1方向上与第3区域并列地配置，具有与第2区域和第3区域分别电连接的电流路径。多个狭缝40可以设置于与第2区域所具备的3个以上的导通部分别导通的电流路径部中的到配置在最靠近第1区域的位置的导通部为止的电流路径部。

在本发明的第2方式中，提供一种半导体装置，具备：半导体芯片；第1电流输入输出部和第2电流输入输出部，其与半导体芯片电连接；多个导通部，其设置于第1电流输入输出部与第2电流输入输出部之间，且设置有半导体芯片；以及多个电流路径部，其具有与多个导通部导通的电流路径，多个电流路径部具有材料不同的多个电流路径。

应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。